Osposobljavanje studenata za korišćenje savremenih jezika za modelovanje digitalnih elektronskih sistema, kao i alata za njihovu simulaciju, sintezu i implementaciju. Osposobljavanje studenata za pisanje simulacionih modela, kao i modela koji se mogu sintetizovati u odgovarajući hardver, standardnih kombinacionih i sekvencijalnih mreža. Sticanje znanja za projektovanje složenijih digitalnih sistema korišćenjem metodologija hijerarhijskog i modularnog dizajna.

- sposobnost pisanja simulacionih modela i modela koji se automatski mogu sintetizovati u odgovarajuće digitalno elektronsko kolo za sve tipove standardnih kombinacionih i sekvencijalnih mreža - sposobnost pisanja modela složenijih digitalnih sistema, korišćenjem metodologija hijerarhijskog i modularnog dizajna - sposobnost pisanja osnovnih testbenčeva koji se mogu koristiti za proveru funkcionalne korektnosti napisanih modela - sprovodjenje svih neophodnih postupaka (sinteza, implementacija, generisanje konfiguracionog fajla) neophodnih za hardversku implementaciju razvijenih modela pomoću FPGA kola

Uvod u jezike za modelovanje hardvera. Hijerarhijski i modularni dizajn. Uvod u VHDL jezik. Skalarni tipovi podataka u VHDL-u. Konkurentne naredbe u VHDL-u. Sekvencijalne naredbe u VHDL-u. Kompozitni tipovi podataka u VHDL-u. Osnovni načini modelovanja hardvera. Potprogrami. Paketi i generičke konstante. Generate naredbe. Rad sa datotekata u VHDL-u. Uvod u verifikaciju hardvera. Uvod u automatsku sintezu hardvera. Raspoložive tehnologije za hardversku implementaciju HDL modela. FPGA i ASIC tehnologija.

Na srpskom jeziku Na engleskom jeziku Predavanja; Auditorne vežbe; Računarske vežbe; Laboratorijske vežbe; Konsultacije.